|
|
PCI Express プロトコル解析システム | 機種名 | 対応規格 | 内容 |
|---|---|---|
| Summit T516 | 32GT/s,16GT/s, 8GT/s, 5GT/s, 2.5GT/s | x16(最大) |
| Summit T54 | 32GT/s,16GT/s, 8GT/s, 5GT/s, 2.5GT/s | x4(最大) |
| Summit M5x | 32GT/s,16GT/s, 8GT/s, 5GT/s, 2.5GT/s | x16(最大) |
| Summit T416 | 16GT/s, 8GT/s, 5GT/s, 2.5GT/s | x16(最大) |
| Summit T48 | 16GT/s, 8GT/s, 5GT/s, 2.5GT/s | x8(最大) |
| Summit T3-16 | 8GT/s, 5GT/s, 2.5GT/s | x16(最大) |
| Summit T3-8 | 8GT/s, 5GT/s, 2.5GT/s | x8(最大) |
| Summit T34 | 8GT/s, 5GT/s, 2.5GT/s | x4(最大) |
| Summit T28 | 5GT/s, 2.5GT/s | x8(最大) |
| Summit T24 | 5GT/s, 2.5GT/s | x4(最大) |
PCI Expressトラフィックを発生することができるパケットジェネレータです。TLPおよびDLLPを生成し、ホストとデバイスのエミュレーションを行います。PCI-SIGが策定したPCIe仕様書で規定している範囲で、リンクレイヤおよびトランザクションの試験を自動で行うことのできる「PCI Expressプロトコル自動テストツール」を標準機能として使用できます。
| 機種名 | 対応転送速度 | 対応レーン数 |
|---|---|---|
| Summit Z516 | 32GT/s,16GT/s, 8GT/s, 5GT/s, 2.5GT/s | x16(最大) |
| Summit Z58 | 32GT/s,16GT/s, 8GT/s, 5GT/s, 2.5GT/s | x8(最大) |
| Summit Z416 | 16GT/s, 8GT/s, 5GT/s, 2.5GT/s | x16(最大) |
| Summit Z3-16 | 8GT/s, 5GT/s, 2.5GT/s | x16(最大) |
| 内容 | 解説 |
|---|---|
| 接続キット | プロトコルアナライザと測定対象とを接続するための接続キットです。インターポーザ、ミッドバスプローブ、マルチリードケーブルの3種類があります。 |
| プロトコル・テスト・カード |
プロトコルテストカード(PTC)は特にプロトコルセクションに関して、PCI Express 2.1仕様に忠実に準拠してしているかどうかテストすることが出来る多機能テストボードです。PCI-SIG®よりPCI Express 2.1規格のコンプライアンステスト用標準ツールとして認可されているツールです。 |
| アダプタ、エクステンダ | 被測定物へのアナライザやエキササイザを接続する際に便利な各種アダプタ、エクステンダを取り揃えています。 |
| PCI Express ルートコンプレックスとエンドポイントデバイスのための自動テストツールを提供します。自動テストツールはPCI-SIG が策定したPCIe 仕様書で規定している範囲で、リンクレイヤおよびトランザクションの試験を行うことができます。 | |
| BitTracer | ロジックディスプレイ・オプション 対応転送速度：16GT/s, 8GT/s, 5GT/s, 2.5GT/s 対応レーン数：x16(最大) PCI ExpressプロトコルアナライザSummitシリーズでロジックアナライザと同様なトラフィックの論理表示、解析を行うオプション機能です。使用にはBitTracerライセンスオプションの他にプロトコルアナライザ本体が必要です。 |
| Telescan PE | PCI Expressコンフィギュレーションスペース・リード/ライトユーティリティソフトウェア PCI Expressコンフィギュレーションスペースの読み出し、書込みを行うソフトウェアツールです。 Telescan PEは無償でダウンロードして使用することができます。 |
| PXP-100B Test Platform |
The Teledyne LeCroy PXP-100B Test Platform provides a convenient means for testing PCIe cards with a self-contained portable and powered passive backplane. The PXP-100B provides power required for both cards under test, and an interposer can be used for connection to a protocol analyzer. |
| PCie 4.0 Test Platform | The PCIe 4.0 Test Platform t allows the Summit Z416 to act as a host emulator, and provides a general purpose test backplane and interposer for testing Gen4, Gen3, Gen2 or Gen1 hosts and devices. |
PCI Express の概要
PCI Express(Peripheral Component Interconnect Express)プロトコルはMicrosoft, Dell, IBM, Intel, その他メンバーによって2002年に策定されました。 当初この規格は3GIO と呼ばれ、後にPCI Express と改められました。 PCI Express アーキテクチャはstate-of-the-art のシリアルインターコネクトテクノロジーを使い、現在のプロセッサ、メモリサブシステムを発展させる技術です。 最初に策定された規格では0.8V、2.5GT/s での通信を、最新のGen3では8GT/s での通信を実現し、さらに新しい規格が作られていくでしょう。 その規格も下位互換性を保ち、今後10年はプロトコル、シグナリング、電気的特性において発展していくと思われます。 PCI Express アーキテクチャはPCI 技術への投資を保護しスムーズな発展と移行を維持します。 この技術はコンピューティングとコミュニケーション分野において普及することを目指しchip-to-chip, board-to-boardのソリューションをPCI と同等、もしくはそれ以下のコストで実現します。 PCI Express 2.0では各レーンのアップストリーム、ダウンストリームの双方向において5GT/s もしくは500MB/s の転送速度を誇り、最大の16レーンでは16GB/sでの通信が可能です。PCI Express 3.0の転送速度は8GT/s ですが、エンコード方式を変更することでGen2と比較して2倍の転送効率を実現しています。なぜPCI Express なのでしょうか
PCI バスは古い技術となってしまいました。 しかし高速のメモリやCPU、ハイパフォーマンスなグラフィックやギガビットネットワークなど、広帯域を必要とするアプリケーションは開発され続けておりI/O 部分がボトルネックとなってしまっていました。 PCI はこれらの高速アプリケーションに簡単に対応することができません。
PCI Express は新たに開発され続けていくアプリケーションに対応することを目指しています。 PC の内部システムや、異なる機能を持つ高速インターフェースで構成されたユニットを、チップレベルで統合するようにデザインされています。
PCI Express アーキテクチャはコンピューティングやコミュニケーション分野において多用な用途に用いられることを目指し設計されています。 その接続方式はchip-to-chip、アダプタカード形式をサポートしており、増大するグラフィックスデータに対応します。
特徴
- レーン数変更によるスケーラブルなパフォーマンス(x1, x2, x4, x8, x16)
- 省電力性の向上
- PCI インターフェースとのOS、ドライバの互換性
- リアルタイムデータトラフィックのサポート
- chip-to-chip やboard-to-board といった接続方式の多様性
アーキテクチャ
PCI Express のリンクは低電圧の差動信号で構成され、デバイスA - B 間をデュアルシンプレックス接続します。 データはA - B 間を双方向同時にやり取りされますが、アップストリームとダウンストリームでのレーン数が異なるような非対称にリンクを形成することはできません。
PCI Express リンク
物理的なコネクタ（接点）
PCI Express は多様な接続方式をサポートします。 例えばシステムボード上のchip-to-chip 接続やPCI 接続のようなアドインカード方式のboard-to-board 接続、モバイル機器のドッキングステーションのようなプラットフォームなどが開発されています。 この柔軟性は革新的なデザインを生み出すことでしょう。
なぜPCI Expressのためにプロトコルアナライザが必要なのか
PCI Express アナライザを使用することでユーザーはプロトコルやトランザクションを視覚的に捉えることが可能になります。 このダイアグラムのようにビットストリームからパケットをデコードします。 パケットの集まりをデコードし、トランザクションを形成します。 トランザクションは統合され、上位のトランスファーとなります。 PCI Express 解析においても0/1の波形ではなく、こうした意味のあるパケットにデコードされた情報を用いることで効率的な開発に寄与することができるでしょう。
関連情報のリンク：
- PCI-SIG(http://www.pcisig.com/home)
- Intel Developer Network for PCI Express(http://developer.intel.com/technology/pciexpress/devnet/)
